1. HOME
  2. 製品紹介
  3. COLMINA CAE Signal Integrity / COLMINA CAE Power Integrity 概要

COLMINA CAE Signal Integrity / COLMINA CAE Power Integrity 概要

▲製品トップに戻る

sipi_sol_overview_01.png

設計者による電気シミュレーションの重要性

高機能・軽薄短小化を市場背景として、プリント回路基板は高速化・高密度化・低電圧化が進み、その設計はますます高度になってきています。一方で「品質向上」「設計期間短縮」「コストダウン」は、製品の生き残りと市場価値拡大のために常に求められている課題です。

限られた設計期間の中で、製品設計プロセスを上流段階へシフト(フロントローディング)していくことが成功へのカギとなります。そのためには、回路・レイアウト設計者自身が、設計のさまざまな場面でシミュレーションを活用していくことが不可欠です。

COLMINA CAE Signal Integrity/Power Integrity は、富士通自身の製品開発経験をベースに、プリント基板に携わる設計者自らが活用することを指向して作り上げられた電気シミュレーションツールです。

     

CAEで期待される効果

sipi_sol_overview_02.png

プリント基板の回路・基板設計に役立つ電機シミュレーションツール
COLMINA CAE Signal Integrity/Power Integrity

      

回路設計者がさまざまな条件で手早くシミュレーション

  • 配線形態検討に役立つ豊富なトポロジテンプレート
  • スイープ解析でダンピング抵抗を最適化
  • ばらつき解析でLSI駆動能力最適化

など、さまざまな条件設定が容易に行えます。
(COLMINA CAE Signal Integrity)

sipi_sol_overview_03.png

     

基板レイアウト設計の良し悪しを包括的に検証

レイアウト後の詳細クロストーク解析で隣接配線から受けるクロストーク量を配線毎に計算して一覧表示。クリティカルなクロストークノイズの発生箇所を検証できます。
(COLMINA CAE Signal Integrity)

sipi_sol_overview_04.png

     

自動メッシュ生成で基板レイアウト設計者が自ら電源ノイズを解析

プリント基板の設計データをもとに電圧降下・電源インピーダンスなどの電源ノイズに関する解析を行い、プリント基板の最適な設計を支援します。設計データから自動で最適なメッシュ(解析モデル)が生成されるため、設計者が容易に解析実行して電源ノイズ対策を検討できます。
(COLMINA CAE
Power Integrity

sipi_sol_overview_05.png



▲製品トップに戻る

ページ先頭へ

本製品に関するお問い合わせ

<COLMINA CAE Signal Integrity / COLMINA CAE Power Integrity>